Results 1 to 10 of about 3,362 (113)
Zhejiang Daxue xuebao. Lixue ban, 2023 功耗分析攻击（power analysis attack，PAA），即通过分析数字电路中寄生电容和负载电容充放电引起的功耗变化得到与之相关的信息，因此，消除功耗与数据的相关性已成为防御功耗攻击的重要研究方向，功耗恒定电路便是比较有效的方案之一。基于动态差分逻辑的门电路，设计了可较好消除功耗与存储和计算信息关系的电路，从根本上消除了功耗分析所依赖的功耗-数据相关性的物理基础，提出了一种改进型低功耗、低成本的功耗恒定门电路，设计了高电平预充电和低电平预充电2种方案，并比较了2种方案在功耗恒定性和能耗上的差异。
姚茂群(YAO Maoqun) +1 more
doaj +1 more source
Design of low-power dynamic ternary CMOS D flip-flop(低功耗动态三值CMOS D触发器设计)
Zhejiang Daxue xuebao. Lixue ban, 2007 低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗，具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础，结合简单三值差分逻辑（STDL）的结构，设计了一种低功耗动态三值CMOS D触发器.该触发器能很好地实现动态D触发器的逻辑功能，并且具有结构简单、芯片面积小、时钟简单等优点.Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点，它比二值动态TSPCLD触发器节省近35%的能耗.
HUXiao-hui(胡晓慧) +2 more
doaj +1 more source
Design of low-power D-flip-flop based on multithreshold technique(基于多阈值技术的低功耗D触发器设计)
Zhejiang Daxue xuebao. Lixue ban, 2005 目前CMOS电路中，漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理，电路的关键路径采用低阈值晶体管，以保证电路的性能；非关键路径采用高阈值晶体管，以降低电路的漏电流功耗.对于触发器来说，其对时钟的响应部分是一个关键路径，而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器——多阈值与非门保持型D触发器.该电路结构简单，降低了电路漏电流功耗，并且当输入保持不变时，时钟信号不作用于内部结点，使内部结点电压保持不变 ...
ZHANGHui-xi(张慧熙) +2 more
doaj +1 more source
Flexibility of connection impact the power of heterogeneous FPGA(连接复杂度对非对称FPGA功耗的影响)
Zhejiang Daxue xuebao. Lixue ban, 2010 FPGA因为开发周期短、使用灵活、价格低廉等优点,在嵌入式系统中被广泛应用.随着开发需求的扩大,嵌入有DSP、MCU等宏模块的非对称FPGA应运而生.本文根据非对称FPGA的结构,研究连接复杂度Fc参数对功耗的影响.在不同Fc参数的非对称FPGA结构下对MCNC电路仿真,实验结果表明输入Fc参数在80%,输出Fc参数在70%时,其功耗最低.与Fc参数100%相比,输入Fc参数在80%时,平均功耗减少25.76%,最高功耗减少29.08%;输出Fc参数在70%时,平均功耗减少27.07%,最高功耗减少43.
XUKe-jun(徐科君) +1 more
doaj +1 more source
Low power serial magnitude comparator based on the Clock-Gating technique(基于门控技术的低功耗串行比较器)
Zhejiang Daxue xuebao. Lixue ban, 2002 通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析, 证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性. PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗, 并保持正确的逻辑功能.
LUYang-jian(卢仰坚) +2 more
doaj +1 more source
Low-power design for full adder circuits(低功耗全加器的电路设计)
Zhejiang Daxue xuebao. Lixue ban, 2008 在对现有全加器电路研究分析的基础上，提出了基于传输管逻辑的低功耗全加器.所建议的电路采用对称结构平衡电路延迟，削减了毛刺，降低了功耗.采用TSMC 0.24 µm CMOS工艺器件参数情况下，对所设计的低功耗全加器进行PSPICE模拟.模拟结果表明，在3.3 V和1.8 V电源电压下，与已发表的全加器相比，所建议的全加器电路功耗改进可分别高达58.3%和60.8%.
ZHANGAi-hua(张爱华) +1 more
doaj +1 more source
Low power XOR gate design(低功耗异或门的设计)
Zhejiang Daxue xuebao. Lixue ban, 2008 在分析了现有典型的异或门电路的基础上，提出了基于传输管逻辑的低功耗异或门的设计.电路实现了内部节点信号的全摆幅，使之具有较强的驱动能力，且避免了后级反相器中亚阈功耗的产生，实现了电路的低功耗，在5、3.3、1.8 V电源下，经PSPICE在0.24 µm工艺下模拟，与已发表的异或门电路设计相比，新提出的电路功耗和功耗延迟积的改进分别高达36.5%和68.0%，说明本文设计的异或门电路在功耗和延迟方面具有优势.
ZHANGAi-hua(张爱华) +1 more
doaj +1 more source
Voltage island-aware multiple voltage assignment based on genetic algorithm(基于遗传算法的电压岛感知的多电压分配)
Zhejiang Daxue xuebao. Lixue ban, 2013 功耗是当前SoC设计所面临的最大挑战之一，多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计，首先对现有电源网络复杂性度量方法进行改进，然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数，并采用遗传算法进行最优电压分配.对GSRC测试电路的实验结果表明，所提出的算法不仅能有效降低芯片功耗，同时可以将多电压设计的额外开销控制在一个较低的水平.此外，改进的电源网络复杂性度量方法在功耗节省和电平转换器数量方面较已有的有一定的优势.
DUShi-min(杜世民) +2 more
doaj +1 more source
Logic design of priority encoder by restraining redundancy(抑制冗余优先编码器的逻辑设计)
Zhejiang Daxue xuebao. Lixue ban, 2001 基于低功耗设计的要求，对传统设计的优先编码器中的冗余现象加以研究，利用冗余抑制技术重构基于门级设计优先编码器电路结构.该优先编码器经PSPICE模拟验证具有正确的逻辑功能，并且被证明它能达到降低功耗的目的.
LUYang-jian(卢仰坚) +1 more
doaj +1 more source
Zhejiang Daxue xuebao. Lixue ban, 2001 基于低功耗设计的要求，本文对数字系统中冗余现象的普遍性进行分析，研究了实施冗余抑制功能的各种基本结构，并进行了抑制作用的时间分析，这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础.
WUXun-wei(吴训威) +1 more
doaj +1 more source