Results 1 to 10 of about 5,235 (156)
针对一般教科书缺乏对基本触发器、单稳态电路及多谐振荡器设计方法的论述问题,从电路存储信号需求出发,研究了基本触发器、单稳态电路及多谐振荡器间的内在联系,发现通过在基本触发器的支路中接入电容,由电容的充放电实现单稳态电路及多谐振荡器,从而提出了基本触发器、单稳态电路及多谐振荡器的统一设计方法,并在课堂上讲授。这不仅有利于学生学习和掌握这3种电路的设计方法,深入理解这3种电路的工作原理,而且可培养学生探索事物本质及其内在联系的能力。
SHENJizhong(沈继忠)
doaj +1 more source
Design of double-edge-triggered dynamic flip-flop and its application(双边沿动态触发器的设计及其应用)
从双边沿触发器的特点出发,提出了一种双边沿动态触发器的设计方案,该触发器结构较其他几种设计方案简单。用PSPICE程序模拟证实该种触发器具有正确的逻辑功能,并且平均功耗较小。文章还介绍了该双边沿触发器在时序电路中的应用.
ZHANGZhuan(章专), ZHOUWei(周威)
doaj +1 more source
从D触发器激励表入手,分别给出了采用单边沿D触发器和双边沿D触发器的2n进制异步加法计数器、减法计数器的设计方法.在此基础上,采用逻辑函数修改技术,通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计,该设计方法方便,快速,具有一定的实用意义.
ZHAOMin-xiao(赵敏笑) +2 more
doaj +1 more source
Dynamic power analysis of master-slave D flip-flop(主从型D触发器的动态功耗分析)
主从型D触发器的动态功耗同触发器内部节点上的信号跃迁情况和节点电容有关.基于D触发器的电路结构与MOS管参数,本文对主从型D触发器各个节点电容进行了计算.利用对各节点电容的计算值,便可估算在桌一激励输入序列下的D触发器的动态功耗.Pspice模拟证实了该一动态功耗估算的准确性.搞清了D触发器内部诸结点电容与MOS管参数之间的关系亦为降低它的动态功耗提供了参考依据.
WANGLun-yao(王伦耀) +1 more
doaj +1 more source
Design of ternary pulsed JKL flip-flops(三值脉冲式JKL触发器设计)
锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单 ...
DAIYan-yun(戴燕云) +1 more
doaj +1 more source
Research on multivalued pulse circuits based on Schmitt circuits(基于施密特电路的多值脉冲电路研究)
通过对基于施密特电路的二值单稳态触发器和二值无稳态触发器设计思想的分析,提出了以三值单稳态触发器和三值无稳态触发器为代表的多值脉冲电路的设计方案,并通过PSPICR5.0软件模拟,结果表明所设计的电路具有正确的逻辑功能.
WANGPeng-jun(汪鹏君) +2 more
doaj +1 more source
本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器.本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度.
ZhouXuanchang(周选昌) +1 more
doaj +1 more source
Design of novel high-performance current-mode CMOS explicit-pulsed flip-flops(高性能电流型CMOS显性脉冲触发器设计)
提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18 µm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%, 具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.
ZHANGLi-bin(张立彬) +2 more
doaj +1 more source
Design of low-power dynamic ternary CMOS D flip-flop(低功耗动态三值CMOS D触发器设计)
低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗,具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础,结合简单三值差分逻辑(STDL)的结构,设计了一种低功耗动态三值CMOS D触发器.该触发器能很好地实现动态D触发器的逻辑功能,并且具有结构简单、芯片面积小、时钟简单等优点.Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点,它比二值动态TSPCLD触发器节省近35%的能耗.
HUXiao-hui(胡晓慧) +2 more
doaj +1 more source
Design of D flip-flops based on multi-threshold neuron(基于多阈值神经元的D型触发器设计)
分析硬限幅多阈值神经元的工作原理,提出了运用多阈值神经元设计D触发器的方法.首先,用单个多阈值神经元设计锁存器;其次,利用两个锁存器设计了一次操作的主从型D触发器.本文设计的基于多阈值神经元的触发器与传统基于单阈值神经元的触发器相比减少了神经元的数量和连接数目、降低了复杂度、提高了稳定性.运用本文提出的多阈值神经元触发器,可以设计任意功能的神经网络时序电路.
WEIYi(韦一), SHENJi-zhong(沈继忠)
doaj +1 more source

