Results 1 to 10 of about 3,184 (93)
Journal of Diabetes, Volume 13, Issue 2, Page 143-153, February 2021., 2021 Highlights A machine learning model can significantly predict imminent development of islet autoimmunity based on environmental, genetic, and metabolic features. The machine learning algorithm feature selection identified type 1 diabetes‐associated single nucleotide polymorphisms from The Environmental Determinants of the Diabetes in the Young (TEDDY ...
Bobbie‐Jo M. Webb‐Robertson +10 more
wiley +1 more source
Zhejiang Daxue xuebao. Lixue ban, 2007 从D触发器激励表入手，分别给出了采用单边沿D触发器和双边沿D触发器的2n进制异步加法计数器、减法计数器的设计方法.在此基础上，采用逻辑函数修改技术，通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计，该设计方法方便，快速，具有一定的实用意义.
ZHAOMin-xiao(赵敏笑) +2 more
doaj +1 more source
Dynamic power analysis of master-slave D flip-flop(主从型D触发器的动态功耗分析)
Zhejiang Daxue xuebao. Lixue ban, 2003 主从型D触发器的动态功耗同触发器内部节点上的信号跃迁情况和节点电容有关.基于D触发器的电路结构与MOS管参数,本文对主从型D触发器各个节点电容进行了计算.利用对各节点电容的计算值,便可估算在桌一激励输入序列下的D触发器的动态功耗.Pspice模拟证实了该一动态功耗估算的准确性.搞清了D触发器内部诸结点电容与MOS管参数之间的关系亦为降低它的动态功耗提供了参考依据.
WANGLun-yao(王伦耀) +1 more
doaj +1 more source
Zhejiang Daxue xuebao. Lixue ban, 1999 本文在分析多β晶体管工作原理的基础上，提出了利用多β晶体管结合ECL构成三值开关，并以此为基础设计了三值D型锁存器和三值主从型D触发器.本文还设计了三值全功能触发器，并讨论了三值全功能触发器的逻辑功能及其激励函数，最后应用全功能触发器对时序电路的实例进行了设计，实例设计表明应用该触发器可以简化电路结构，提高电路的工作速度.
ZhouXuanchang(周选昌) +1 more
doaj +1 more source
Research on short-circuit dissipation in master-slaver D flip-flop(主从型D触发器中短路功耗的研究)
Zhejiang Daxue xuebao. Lixue ban, 2003 在对主从型D触发器分析短路功耗的基础上,本文提出了一种使D触发器工作在两个有一定相位差的时钟下以减少ID触发器短路功耗的方法.模拟结果证明了该方法的有效性.
WANGLun yao(王伦耀) +1 more
doaj +1 more source
Design of low-power dynamic ternary CMOS D flip-flop(低功耗动态三值CMOS D触发器设计)
Zhejiang Daxue xuebao. Lixue ban, 2007 低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗，具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础，结合简单三值差分逻辑（STDL）的结构，设计了一种低功耗动态三值CMOS D触发器.该触发器能很好地实现动态D触发器的逻辑功能，并且具有结构简单、芯片面积小、时钟简单等优点.Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点，它比二值动态TSPCLD触发器节省近35%的能耗.
HUXiao-hui(胡晓慧) +2 more
doaj +1 more source
Zhejiang Daxue xuebao. Lixue ban, 2009 通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案.该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出.与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器.最后,采用0.25 µm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较 ...
ZHANGYue-jun(张跃军) +1 more
doaj +1 more source
Design of D flip-flops based on multi-threshold neuron(基于多阈值神经元的D型触发器设计)
Zhejiang Daxue xuebao. Lixue ban, 2010 分析硬限幅多阈值神经元的工作原理,提出了运用多阈值神经元设计D触发器的方法.首先,用单个多阈值神经元设计锁存器；其次,利用两个锁存器设计了一次操作的主从型D触发器.本文设计的基于多阈值神经元的触发器与传统基于单阈值神经元的触发器相比减少了神经元的数量和连接数目、降低了复杂度、提高了稳定性.运用本文提出的多阈值神经元触发器,可以设计任意功能的神经网络时序电路.
WEIYi(韦一), SHENJi-zhong(沈继忠)
doaj +1 more source
D flip-flop design based on MOS-NDR negative resistance device(基于MOS-NDR负阻器件的D触发器设计)
Zhejiang Daxue xuebao. Lixue ban, 2013 负阻器件由于在电流-电压特性曲线中表现出独特的负微分电阻特性，从而大大增加了单个器件所能实现的逻辑功能.如果将其用于数字逻辑电路设计，尤其是触发器的设计，可有效减少器件的数目.通过分析CMOS工艺负阻器件MOS-NDR及单双稳态转换逻辑单元MOBILE的工作特性，设计了一个时钟上升沿触发的D触发器.采用TSMC 0.18 µm工艺对所设计的电路进行HSPICE仿真，仿真结果表明所设计的电路具有正确的逻辑功能.与基于MOS-NDR负阻器件的同类触发器相比，新设计的D触发器具有更稳健的输出和较强的抗干扰能力.
XIANGGuang-ping(向光平) +1 more
doaj +1 more source
Design of low-power D-flip-flop based on multithreshold technique(基于多阈值技术的低功耗D触发器设计)
Zhejiang Daxue xuebao. Lixue ban, 2005 目前CMOS电路中，漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理，电路的关键路径采用低阈值晶体管，以保证电路的性能；非关键路径采用高阈值晶体管，以降低电路的漏电流功耗.对于触发器来说，其对时钟的响应部分是一个关键路径，而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器——多阈值与非门保持型D触发器.该电路结构简单，降低了电路漏电流功耗，并且当输入保持不变时，时钟信号不作用于内部结点，使内部结点电压保持不变 ...
ZHANGHui-xi(张慧熙) +2 more
doaj +1 more source