Results 81 to 90 of about 331,329 (101)
本发明涉及半导体器件技术领域,公开了一种调制掺杂增强型高电子迁移率晶体管结构,该增强型高电子迁移率晶体管结构由下至上依次包括:衬底、GaAs/AlAs超晶格层、GaAs量子阱层、Al0.3Ga0.7As层、AlxGa1-xAs层(x线性从0.3减至0.1)、Al0.1Ga0.9As层、GaAs层、源漏电极以及栅电极。本发明还公开了一种增强型高电子迁移率晶体管的制作方法。利用本发明,降低了HEMT器件的功耗,简化了制作工艺 ...
谈笑天, 郑厚植
core
在一块印刷电路板上通过将自由光电效应器件(SEED)与GaAs埸效应晶体管(FET)进行互连制作了一种简单的场效应晶体管-自电光效应器件(FET-SEED)灵巧像素。这种灵巧像素由一个输入自电光效应器件,一个输出自电光效应器件及一个GaAs场效应晶体管放大器构成。设计了一个光学系统,在这个系统上对这种灵巧像素进行了演示及测试 ...
曹明翠 +8 more
core
Progress on functions of intracellular domain of trimeric ligand-gated ion channels. [PDF]
Lu Y, Lin Y, Wang J.
europepmc +1 more source
本发明公开了一种锑化物高电子迁移率晶体管,包括:一衬底;一复合缓冲层,该复合缓冲层生长在衬底上;一锑化物下势垒层,该锑化物下势垒层生长在复合缓冲层上;一沟道层,该沟道层生长在锑化物下势垒层上;一锑化物隔离层,该锑化物隔离层生长在沟道层上;一掺杂层,该掺杂层生长在锑化物隔离层上;一上势垒层,该上势垒层生长在掺杂层上;一帽层,该帽层生长在上势垒层上。本发明同时公开了一种制造锑化物高电子迁移率晶体管的方法。利用本发明,通过采用复合缓冲层,使得晶体管结构材料的质量获得很大的提高,可获得更好的沟道电子输运特性 ...
张杨, 李彦波, 曾一平
core
本发明公开了一种氧化物薄膜晶体管及其制备方法和反相器及其制备方法,其中氧化物薄膜晶体管包括:衬底、栅介质层、氧化物沟道层、源电极、漏电极和覆盖层;栅介质层位于衬底的上方;氧化物沟道层位于栅介质层的上方;源电极和所述漏电极均至少部分位于氧化物沟道层的上方;覆盖层位于氧化物沟道层的上方,且位于源电极和漏电极之间;其中,覆盖层为金属氧化物薄膜。其通过在氧化物薄膜晶体管的氧化物沟道层上方增加设置一层金属氧化物薄膜作为覆盖层,实现金属氧化物薄膜对氧化物沟道层表面态的钝化,进而有效改善氧化物薄膜晶体管的性能。同时 ...
王妹 +5 more
core
[Chinese consensus on autologous stem cell transplantation for adult acute leukemia (2024)]. [PDF]
Stem Cell Application Group +2 more
europepmc +1 more source
大气中子辐照对地表尤其是高海拔地区电子信息系统和电力电子系统半导体器件的安全运行存在威胁。在“藏电外送”的背景下,随着特高压直流输电工程的不断建设,换流阀用晶闸管大气中子辐照效应研究得到了越来越多的重视。文中参考国际半导体辐照效应无损实验方法,在研究直流输电用晶闸管辐照失效率随电压变化规律的基础上引入温度变量,定量分析了晶闸管在不同温度下的失效率变化并对其失效率模型中的温度修正函数进行拟合。实验发现,在晶闸管的正常工作允许温度范围内,其受中子辐照发生单粒子烧毁的失效率随温度升高而降低 ...
李强 +6 more
doaj
本申请公开了一种薄膜晶体管结构可见盲光电探测器,其包括薄膜晶体管,薄膜晶体管包括栅极、半导体沟道以及位于栅极和半导体沟道层之间的栅介质层;薄膜晶体管结构可见盲光电探测器还包括一层透明的互补型半导体薄膜和透明的金属氧化物薄膜,该互补型半导体薄膜位于半导体沟道层的远离栅介质层一侧,该互补型半导体薄膜适于与半导体沟道层形成pn结,金属氧化物薄膜设置在半导体沟道层和互补型半导体薄膜之间。本申请还公开了一种薄膜晶体管结构可见盲光电探测器的制备方法 ...
吴卫华 +6 more
core
中国科学院等离子体物理研究所第二研究室,研制的20kV、25kA晶闸管直流高压快速开关和8kV、20kA复合式晶闸管直流断路器已经研制成功“并在最近召开的国内同行业的鉴定会上通过了鉴定。 上述两项开关采用强功率触发和氧化锌非线性电阻及新型过压保护元件(BOD)成功地解决了多管串联和并联技术。运行安全可靠。其技术指标达到同类开关的国际水平 ...
doaj
本发明涉及一种基于晶体管结构的存储器单元,其包括介质层、源极、漏极和半导体层,所述介质层包括相对的第一表面和第二表面,所述半导体层设于所述介质层的第二表面,所述源极和漏极相对且间隔设置于所述半导体层并通过半导体层电连接,位于所述源极和漏极之间的半导体层为沟道区,所述存储器单元还包括第一栅极和第二栅极,所述第一栅极设置于所述沟道区上并与所述沟道区接触,所述第一栅极与所述源极及漏极均相互间隔,所述第一栅极的材料为金属氧化物,p型导电半导体材料,或者其费米能级与沟道区不一致的材料 ...
戴明志
core

