Results 21 to 30 of about 405,107 (139)
本实用新型属于消防模拟训练技术领域,特别是涉及一种用于模拟球罐泄漏火灾的消防模拟训练装置。包括:气罐、控制器以及与其连接的液体泄漏系统、气体泄漏系统、燃烧系统、颜色变化装置、振动装置、破裂模拟装置;气罐底部还设有阀门A和阀门B,气罐内部设有与地面水平的放置平台;气罐上设有燃烧系统,燃烧系统的着火点设于阀门B处;气罐底部设有振动装置,为振打电机;在气罐顶部设有颜色变化装置;液体泄漏系统和气体泄漏系统均设于气罐内部的放置平台上;液体泄漏系统和气体泄漏系统的泄漏点均安装在阀门A处;本实用新型模拟真实性高 ...
王卓 +5 more
core
高电压电流互感器在额定电压下的容性泄漏电流对互感器的误差有一定的影响。为了准确地测量容性泄漏误差,通过理论推导得到容性泄漏电流产生的机理和其对电流互感器误差影响的模型,提出了一种改进的可以测量微安级泄漏电流幅值和相位的方法,即参考锁相法,分析了施加电压电流测量法和参考锁相法的优缺点,并采用所提方法完成了一台高压标准电流互感器容性泄漏误差测试。通过试验与施加电压电流测量法在各工况下进行比较,验证了理论和测试方法的一致性,但对高准确度等级的高压电流互感器,参考锁相法更实用 ...
熊魁 +7 more
doaj
本文综合考虑氧化还原二次电池内部的电化学反应和电池组漏电电流, 建立了氧化还原电池组的等效电路模型. 以1 kW 额定输出功率的全钒液流储能电池组为例,测试电池组暂态响应和自放电曲线,确定了等效电路模型的重要参数,比较模拟结果与实验结果,计算电池组的内阻和自放电电流,可知漏电电流造成的容量损失约占系统总容量损失的60 ...
尤东江, 张华民
core +1 more source
绝缘子泄漏电流能够综合体现绝缘子电压水平、污秽状态,贯穿于绝缘子的整个闪络发展过程,提取绝缘子泄漏电流特征量对预测绝缘子闪络事故的发生尤为重要。在人工污秽试验的基础上,利用分形理论提取了复合绝缘子泄漏电流分形维数特征量,分析了闪络发展过程中泄漏电流不同区段波形和分形维数的变化特征,对比了3种不同污秽度水平下泄漏电流波形的分形特征。结果表明,在污闪发展过程中,泄漏电流波形的分形维数呈整体下降的趋势;污秽程度不同,泄漏电流波形分形特征存在微小的差异。实验分析证明,泄漏电流波形分形维数能够直接反映其波形特征 ...
秦莉娟 +5 more
doaj
Low Leakage Domino Circuit Design for 45nm CMOS Technology
在研究了45nm CMOS工艺下晶体管泄漏电流特性的基础上,提出了一种可以同时减小多米诺逻辑电路亚阈值和栅极氧化层泄漏功耗,带有NMOS睡眠开关并使用双阈值电压、双栅极氧化层厚度的电路技术。该电路技术与标准的双阈值电压多米诺逻辑电路相比,待机模式时消耗的总泄漏功耗在110℃时最高可以减小65.7%,在25℃时最高可以节省达94.1%
杨志家, 杨松, 王宏
core
成功地制备了有SiO2钝化层和无SiO2钝化层的GaN基PIN结构核辐射探测器,并对二者的I-V特性进行了测试。实验结果表明,SiO2钝化层的存在显著地降低了GaN基PIN结构核辐射探测器的反向漏电流,在-40V的反向偏压情况下,漏电流约有2个数量级的降低。实验过程中观测到随着反向偏压的增大,SiO2钝化层对器件反向漏电流的抑制效应更明显。建立了一种表面沟道模型解释了SiO2钝化层对漏电流的影响。
姚昌胜, 袁愿林, 陆敏, 王果
core
对3种阴离子钠盐三室双极膜电渗析再生酸碱过程中的酸室漏氢现象进行了研究.结果表明,NaCl和Na2SO4双极膜电渗析过程中始终存在阴膜H+泄漏现象,而C6O7H5Na3阳膜OH-泄漏与阴膜H+泄漏先后发生.3种钠盐漏氢程度顺序为Na2SO4>NaCl>C6O7H5Na3.漏氢导致盐室溶液pH值下降,Na2SO4盐室pH值降幅达3.02,Na2SO4再生酸和碱的平均电流效率分别仅为C6O7H5Na3的38.4%和48.2%,能耗则为C6O7H5Na3的1.68和1.36倍 ...
王倩, 丛威
core
电弧加热器试验中存在电极局部烧穿漏水导致电弧加热器严重烧损的风险,对漏水故障的快速诊断可大大提升电弧加热器的运行安全性。由于电弧加热器内高温气流的恶劣环境,漏水故障诊断技术匮乏。针对总焓范围2~12MJ/kg的中低焓电弧加热器,提出一种基于原子发射光谱的漏水故障诊断技术。通过分析中低焓电弧加热器漏水故障条件和正常运行下高温流场的发射光谱特性,选择氧原子777.19nm发射谱线为目标谱线,采用相对强度的处理方法,实时监测该中低焓电弧加热器是否发生漏水故障。试验获得了总焓H0分别为11.6和9.8MJ ...
曾徽 +5 more
core +1 more source
A Novel Low-Leakage Look-Up Table for FPGAs
提出了一种新型的低泄漏功耗FPGAs查找表(Look-up Tables,LUTs)结构。这种结构的LUTs可以工作在三种不同的模式:高速工作模式、省电模式以及睡眠模式。在高速工作模式时,此LUTs具有与传统的LUTs类似的性能和功耗。在省电模式下,通过牺牲电路的速度来实现降低功耗的目的,泄漏功耗与高速工作模式相比可以减小约68%~73%。而在睡眠模式下,泄漏功耗更是可以减小95 ...
杨志家, 杨松, 王宏
core
Research on Low Power VLSI Design in Deep Submicron Technology
随着系统芯片技术的日益成熟,采用电池供电的便携式电子产品和移动通讯产品获得了迅猛的发展和快速的普及,使低功耗设计技术受到了极大的关注。当半导体技术逐渐发展到深亚微米、纳米级之后,泄漏功耗呈指数的增长,使其在总功耗中所占的比重越来越大,在某些设计中甚至已经占据了支配地位。深亚微米以及纳米级超大规模集成电路(VLSI)的泄漏功耗降低技术已经成为了学术界和工业界研究的热点问题。 本文针对的是65nm和45nm体硅衬底互补金属氧化物半导体(CMOS)工艺下VLSI的泄漏功耗优化问题 ...
杨松
core

